| |
快速发布采购

河北快3开奖结果pa566.com

时间:2019-11-11, 来源:互联网, 文章类别:元器件知识库

一般描述

使用专利的多步a/D转换技术8位和ADC08062 CMOS ADC提供纳秒(典型)转换时间,内部取样和保持(S/H),以及仅消耗兆瓦的功率。ADC08062具有双通道多路复用器。ADC08061/2系列执行使用2位电压估计器进行8位转换,生成2个MSBs和两个低分辨率(3位)闪烁生成6个lsb。输入跟踪和保持电路消除了外部采样和保持的需要。ADC08061/2系列执行具有直流至 kHz的频率范围(全功率带宽)无需外部S/H。数字接口的设计便于连接到微处理器并允许部件为I/O或存储器映射。

主要规格

分辨率8位;最大转换时间560 ns(WR-RD模式);全功率带宽300 kHz;吞吐率1.5兆赫;最大功耗100兆瓦;总未调整误差±1/2 LSB和±1 LSB。

功能特色

1或2个输入通道;无需外部时钟;模拟输入电压范围从GND到级联可用的V+n溢出输出(ADC08061);ADC08061引脚符合行业标准ADC0820型。

应用

移动通信;硬盘驱动器;仪表;高速数据采集系统。

管脚说明

这些是模拟输入。输入范围为CS低,下降时开始转换VIN1–8接地–50 mV≤VINPUT≤V++50 mV。RD的边缘。输出数据出现在DB0–DB7 ADC08061上,有一个单独的输入(VIN)和在转换结束时(见图1、5)。

ADC08062有一个双通道多路复用器,这是一个有效的低输出,表示(V)1–2).转换完成,数据位于DB0–DB7三态数据输出-位0(LSB)通过输出锁存器。INT被位7(MSB)。路。

WR/RDY WR-RD Mode(逻辑高应用于模式引脚)GND这是电源接地引脚。接地WR:在CS低的情况下,转换在pin上启动,应连接到WR下降沿的“干净”接地。数字结果将是埃伦斯点。

在con-VREF-,这些是参考电压输入端的输出锁存器。它们的版本(见图2、3、4)。VREF+可以放在接地-:RD Mode(逻辑低适用于模式引脚)50 mV和V++50 mV,但VREF+必须是大于V。

绝对最大额定值(注1、2)引线温度

如果需要军用/航空航天设备,J封装(焊接,10秒)+300 303C请联系国家半导体销售办公室/N封装(焊接,10秒)+ 303C经销商,了解可用性和规格。

转换器特性

以下规格适用于RD模式,V+=5V、VREF+=5V和VREF-=GND,除非另有规定。黑体限制适用于TA=TJ=TMIN至TMAX;所有其他限制TA=TJ=25°C。

交流电气特性

以下技术规格适用于V+=5V、tr=tf=10ns、VREF+=5V、VREF-=0V,除非另有规定。黑体限制适用于TA=TJ=TMIN至TMAX;所有其他限制TA=TJ=25°C。

直流电特性

以下规格适用于V+=5V,除非另有规定。黑体限制适用于TA=TJ=TMIN至TMAX;所有其他限制TA=TJ=25°C。

注1:绝对最大额定值指示超出该设备可能发生的损坏的限制。直流和交流电气规范不适用于超过规定工作额定值的设备操作。工作额定值表示设备工作的条件,但不保证性能限制。有关保证的规格和试验条件,请参阅电气特性。保证规范仅适用于列出的试验条件。当设备未在所列测试条件下运行时,某些性能特性可能会降低。

注2:除非另有规定,否则所有电压都是相对于GND引脚测量的。

注3:当任何引脚的输入电压(V)超过电源电压(V<GND或V>V)时,该引脚的电流绝对值应限制在5毫安或以下。20毫安封装输入电流规格将超过电源边界的管脚数量限制为4个,5毫安电流限制为4个。

注4:该装置在正常工作时的功耗不应超过兆瓦(静态功耗+数字输出上的负载)。当设备处于严重故障状态时(例如,当任何输入或输出超过电源)时,应注意不超过绝对最大额定功率。最大功耗必须在升高的温度下降低,由T(最大结温)、Th(封装结到环境热阻)和T(环境温度)决定。在任何温度下的最大允许功耗是PD =(t)T T /或绝对绝对额定值中所给出的数字,以较低者为准。下表详细列出了ADC08061/2的各种包装和版本的Tandθ。

注8:限额保证达到国家的AOQL(平均输出质量水平)。

注9:未经调整的总误差包括偏移、满标度和线性误差。

注10:两个片上二极管连接到每个模拟输入端,并在正常工作期间反向偏置。一个连接到Vand,另一个连接到GND。当模拟输入电压等于或大于Vor低于GND的一个二极管压降时,它们将变为正向偏置并导通。因此,当用V=4.5V进行测试时,应小心。数值等于5V的模拟输入可导致输入二极管导通,特别是在高温下。这会对接近满标度的模拟信号产生转换误差。该规范允许在任一二极管上有50 mV正向偏置;例如,只要模拟输入信号不超过电源电压50 mV,输出代码将是正确的。在未选定的频道上超过此范围将损坏选定频道的读取。通过确保施加在Vis上的最小电源电压为4.950V的温度变化、初始公差和负载,可以实现0V≤V≤5V的绝对模拟输入信号电压范围。

注11:通道选择后测量通道外泄漏电流。

应用程序信息

1.0功能描述

ADC08061和ADC08062使用多步闪存技术执行8位模数转换。第一个闪存生成五个最高有效位(msb),第二个闪存生成三个最低有效位(lsb)。图6显示了ADC08061/2的多步闪存转换器的主要功能块。它由过度编码的2/2位电压估计器、具有两个不同电压范围的内部DAC、3位半闪存转换器和比较器多路复用器组成。

中靠近框图中心的电阻串

图6构成内部主DAC。字符串底部的八个电阻中的每一个都等于字符串总电阻的1/256。这些电阻形成LSB梯形图电压降为总参考电压的1/256(VREF+——VREF-)穿过它们。剩余的电阻构成了MSB梯形图。它们由八组四个电阻串联而成。每个主配电板梯段上有8%的总参考电压。在给定的MSB梯形图部分中,每个MSB电阻器都有其总参考电压的8/256或1/32。在MSB和LSB梯形图中的所有电阻之间都找到了抽头点。通过比较器多路复用器,这些抽头点可以以8个为一组连接到图6右侧所示的8个比较器。此功能在每次闪光转换期间为比较器提供必要的参考电压。

图6左侧的六个比较器、七个电阻串(估计器DAC)和估计器解码器构成电压估计器。估计器DAC连接在VREF+和VREF-生成六个电压估计器比较器的参考电压。这些比较器执行非常低分辨率的a/D转换以获得输入电压的“估计”。然后使用该估计值来控制比较器复用器,将适当的MSB梯形图部分连接到八个flash比较器。只有14个比较器(电压估计器中的6个和flash转换器中的8个)才能达到完整的8位分辨率,而不是传统的半flash方法所需要的32个比较器。

转换从电压估计器开始,将模拟输入信号与估计器DAC上的六个抽头电压进行比较。然后,估计器解码器沿着MSB梯形图选择一组抽头点。这八个抽头点然后连接到八个闪光比较器。例如,如果应用于VIN的模拟输入信号在VREF的0和3/16之间(VREF=VREF+-VREF-),则估计器解码器指示比较器复用器选择VREF的8/256和2/8之间的8个抽头点,并将它们连接到8个flash比较器。现在执行第一个flash转换,生成五个MSBs的数据。

剩下的三个lsb接下来使用用于第一次flash转换的相同的八个比较器生成。由MSB闪烁的结果确定,来自MSB梯形图的电压等于当上部开关从位置1移到位置2时,从模拟输入电压中减去五个最大有效位。产生的剩余电压被施加到八个闪光比较器上,并且在较低的开关处于位置2的情况下,与来自LSB梯形图的八个抽头点进行比较。

通过对两个flash转换使用相同的八个比较器,与标准的半flash技术相比,多步转换器所需的比较器数量显著减少。

由于闪速比较器与超出电压估计器规定范围的阶梯电压相连,因此电压估计器误差将被校正,误差高达VREF(16 lsb)的1/16。例如,如果7/16 VREF<VIN<9/16 VREF,则与9/16 VREF以下抽头点相连的电压估计器比较器将输出“1”s(000111)。估计器解码器将其解码为“10”。八个闪光比较器将放置在位于/8 VREF和/8 VREF之间的主配电板阶梯点处。电压估计器量程每侧1/16 VREF的重叠将自动校正高达16 lsb的误差(对于VREF=5V,16 lsb=312.5 mV)。如果第一次闪光转换确定输入电压在/8 VREF和4/8 VREF-LSB/2之间,则电压估计器的输出代码将通过减去“1”进行校正。这将导致校正值为“01”。如果第一次闪光转换确定输入电压在8/16 VREF-LSB/2和/8 VREF之间,则电压估计器的输出代码保持不变。3535校正后,对来自电压估计器和第一闪存转换的2位数据进行解码以产生5个msb。解码类似于5位flash转换器,因为MSB梯形图上有32个抽头点。然而,不需要31个比较器,因为电压估计器将8个比较器沿MSB阶梯放置,其中存在高于和低于VIN值的参考抽头电压。此选定范围之外不需要比较器。如果比较器的输出为“0”,则它上面的所有比较器的输出也将为“0”,如果比较器的输出为“1”,则它下面的所有比较器的输出也将为“1”。

2.0数字接口

ADC08061/2有两种基本接口模式,通过将模式引脚连接到逻辑高或低来选择。

2.1 RD模式

当逻辑低应用于模式引脚时,转换器被设置为读取模式。在这个配置中(参见图1),一个完整的版本是通过拉低RD并保持低,直到转换完成并显示输出数据来完成的。这通常需要纳秒。转换结束时,INT(中断)行变低。在RD的上升沿(转换结束后)和下一次转换开始(通过将RD拉低)之间需要50 ns的典型延迟。RDY输出在CS下降沿之后变低,在转换结束时变高。它可用于向处理器发送信号,表明转换器正忙,或用作系统传输确认信号。对于ADC08062,通电后第一个转换周期产生的数据来自未知信道。

2.2 RD模式流水线操作

可以实现需要比上述读取模式中使用的更短的RD脉冲宽度的应用通过将RD的宽度设置在200 ns– ns之间(图5)研发。

超出此范围的脉冲宽度将产生转换线性误差。这些错误是由于在-在转换过程中使用CS和/或RD的接口逻辑电路。

当RD变低时,会启动一个转换,并且来自上一个转换的数据可用于DB0–DB7输出。通电后前两次读取D0–D7会产生随机数据。数据将在第一次转换后发生的第三次RD脉冲期间有效。

2.3 WR-RD(WR-then-RD)模式

ADC08061/2处于带模式引脚的WR-RD模式打得很高。转换从WR信号的下降沿开始。有两个选项用于读取与接口计时相关的输出数据。如果需要中断驱动的方案,用户可以在读取转换结果之前等待INT输出变低(参见图3)。通常情况下,INT将低520纳秒,最大,后WR的上升沿。但是,如果需要较短的转换时间,处理器不需要等待INT,只需350 ns就可以执行读取(参见图2)。如果RD在INT运行之前被拉低,INT将立即变低,数据将出现在输出端。这是最快的工作模式(tRD≤tINTL),转换时间(包括数据访问时间)为560ns。允许100 ns用于读取转换数据,并且转换之间的延迟使得总吞吐量时间为660 ns(吞吐量速率为1.5 MHz)。

2.4减少接口系统连接的WR-RD模式

CS和RD可以被限制在较低的水平,只使用WR来控制在WR-RD模式下运行时需要减少数字接口的应用的转换开始(图4)。数据将有效约纳秒后,WR的上升沿。

2.5多路复用器寻址

ADC08062有2个多路复用器输入。这些是使用A0多路复用器信道选择输入来选择的。表1显示了选择给定通道所需的输入代码。多路复用器地址在接收时被锁定,但多路复用器信道在当前转换完成后被更新。

多路复用器地址数据必须在RD的下降沿,在转换期间保持有效,并且在读取模式下运行时,在RD变高后可以变高。

多路复用器地址数据应在WR下降沿时或之前有效,在WR低时保持有效,在WR高时在WR-RD模式下运行时失效。

3.0参考输入

ADC08061/2的两个VREF输入是全差分的,定义了A到D转换器的零到满标度输入范围。这允许设计者改变模拟输入的范围,因为这个范围将相当于VREF+和VREF-之间的电压差。传感器通过将VREF-连接到等于该最小电压的电压,也可以补偿高于GND的最小输出电压。通过将VREF(VREF=VREF+–VREF-)降低到5伏以下,可以提高转换器的灵敏度(即,如果VREF=2.5伏,则1 LSB=9.8毫伏)。ADC08061/2的参考配置也有助于比率操作,在许多情况下,ADC08061/2的电源可用于传感器电源和VREF电源。比率操作通过将VREF-连接到GND,并将VREF+和传感器的电源输入连接到V+来实现。当VREF+电压低于2.0V时,ADC08061/2的线性度降低。

VREF处的电压设置产生所有零的数字输出的输入电平。尽管车辆识别号本身不是差分的,但参考设计为一些测量应用提供了几乎差分的输入能力。图7显示了一种可能的差分配置。

需要注意的是,当两个VREF输入完全不同时,如果VREF–≥VREF+,任何模拟输入电压的数字输出都将为零。

4.0模拟输入和源阻抗

ADC08061/2的模拟输入电路包括一个“开”电阻为70Ω、电容为1.4 pF和12 pF的模拟开关(见图7)。开关在A/D的输入信号采集时间(当WR低时使用WR-RD模式)。每次开关闭合时,一个小的瞬态电流流入输入引脚。输入端可能存在一个瞬态电压,其幅值可随着源阻抗的增加而增加。只要源阻抗小于500Ω,输入电压瞬态将不会导致错误,也不需要过滤。

大的源阻抗会降低采样电容器的充电速度,降低转换精度。因此,只有在最小采样时间(100 ns最大)下达到额定精度时,才使用只有小于500Ω输出阻抗的信号源。具有高输出阻抗的信号源应使用运算放大器对其输出进行缓冲。采样期间运放输出的任何响铃或电压偏移都可能导致转换错误。

当输入电压大于GND-100 mV且小于V++100 mV时,将获得正确的转换结果。不允许信号源驱动模拟输入引脚高于V+300 mV或低于GND 300 mV以上。流过任何模拟输入引脚的电流应限制在5毫安或以下,以避免在模拟输入引脚被强制超过这些电压时对集成电路造成永久性损坏。进入所有引脚的所有过驱动电流之和必须小于20毫安。当输入信号超出电源限制超过300毫伏时,应采用某种保护方案。图9显示了一个使用电阻器和二极管的简单保护网络。

6.0固有采样和保持

ADC08061/2输入结构的一个重要优点是固有的采样保持(s/H)和它在不借助外部s/H的情况下测量相对高速信号的能力。在非采样转换器中,无论其速度如何,如果完全精度为待维护。因此,对于许多高速信号,在转换过程中必须对该信号进行外部采样并保持静止。

ADC08061和ADC08062适用于基于DSP的系统,因为通过WR信号。WR输入信号允许A/D与DSP系统的采样率或其它ADC08061和ADC08062s同步。

ADC08061可以在不需要外部采样和保持(S/H)的情况下,在从dc到超过300khz(全功率带宽)的频率下执行满标度输入信号的精确转换。

7.0布局、接地和旁路

为了确保从ADC08061/2,有必要采用适当的电路板布局技术。理想情况下,模数转换器的接地基准应为低阻抗,且不受系统其他部分的噪声影响。数字电路在其接地回路上会产生大量噪声,因此,应该有自己的独立接地线。对于系统的数字和模拟部分,使用单独的接地平面可获得最佳性能。

模拟输入应与噪声信号轨迹隔离,以避免杂散信号耦合到输入。任何连接在输入端的外部元件(如输入滤波器电容器)都应返回到非常干净的接地点。ADC08061/2接地不正确将导致转换精度降低。应使用0.1μF陶瓷电容器和10μF钽电容器的并联组合绕过V+电源引脚、VREF+和VREF-(如果未接地)。



技术文章分类
相关技术文章